1. Jurnal [Kembali]
2. Alat dan Bahan [Kembali]
A. Alat dan Bahan (Modul De Lorenzo)
1. Jumper
Gambar 1. Jumper
2. Panel DL 2203D
3. Panel DL 2203C
4. Panel DL 2203S
Gambar 2. Modul De Lorenzo
B. Alat dan Bahan (Proteus)
1. IC 74111
Flip-flop adalah rangkaian elektronika yang memilki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi. Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.
 |
| Tabel Kebanaran JK Flip Flop |
2. Power DC
3. Switch (SW-SPDT)
5. Gerbang AND
Gerban logika AND adalah gerbang logika yang membutuhkan dua atau lebih masukan (input) untuk menghasilkan satu output. Ketika salah satu atau seluruh bilangan biner pada inputnya adalah 0 maka output yang akan dihasilkan juga 0. Sedangkan jika inputnya adalah 1 seluruhnya, maka outputnya adalah 1. dilihat bahwa pada gerbang AND, keluarannya akan bernilai 1 jika semua input adalah 1. Dan jika salah satu atau lebih input ada yang bernilai nol maka ouput akan bernilai nol. Untuk gerbang AND memakai prinsip perkalian.
 |
| Tabel 1.1 Tabel Kebenaran AND |
6. Gerbang Not
Gerbang NOT merupakan gerbang di maan keluarannya akan selalu berlawanan dengan masukannya. Bila pada masukan diberikan tegangan, maka transistor akan jenuh dan keluaran bertegangan nol. Sedangkan bila pada masukannya diberi tegangan tertentu, maka transistor akan cut off, sehingga keluaran akan bertegangan tidak nol.
 |
| Tabel 1.3 Tabel Kebenaran Logika NOT |
7. Logicprobe atau LED
Gambar 7. Logic Probe
3. Rangkaian simulasi [Kembali]
Pada rangkaian percobaan 1, digunakan 4 flip flop yang dirangkai pada modul de lorenzo, dimana disusun sebagai berikut.
- Pada Flip Flop 1, kaki S dihubungkan ke B6', kaki J dihubungkan ke Q flip flop kedua, kaki K dihubungkan ke Q' flip flop kedua, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan untuk Q dihubungkan ke H7.
- Pada Flip Flop 2, kaki S dihubungkan ke B5', kaki J dihubungkan ke Q flip flop ke tiga, kaki K dihubungkan ke Q' flip flop ketiga, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H6.
- Pada Flip Flop 3, kaki S dihubungkan ke B4', kaki J dihubungkan ke Q flip flop ke empat, kaki K dihubungkan ke Q' flip flop keempat, kaki C dihubungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H5.
- Pada flip flop 4, kaki S dihubungkan ke B3', kaki J dihubungkan ke B1, kaki K dihubungkan ke B1', kaki C dihungkan ke output gerbang AND, kaki R dihubungkan ke B0, dan kaki Q dihubungkan ke H4. Sedangkan untuk input dari kaki AND sendiri dihubungkan pada B2 dan clk.
Pada rangkaian, input berupa B0, B1, B2, B3, B4, B5, dan B6 akan divariasikan untuk membuktikan terjadinya pergeseran, yaitu dari kanan ke kiri. Setelah itu, dapat ditentukan jenis shift register yang didapatkan, yaitu SISO (Serial In Serial Out), SIPO (Serial In Paralel Out), PISO (Paralel In Serial Out), atau PIPO (Paralel In Paralel Out).
Setelah dilakukan percobaan, maka didaptkan hasil output pada maisng-masing kondisi pada jurnal, yaitu:
- Kondisi 1 bersifat SISO, karena inputan dan keluarannya mengalami pergeseran serta masuk dan keluar secara bergantian (satu per satu). Untuk
- Kondisi 2 bersifat SIPO, karena inputannya masuk secara bergantian (satu per satu), sedangkan untuk keluarannya keluar secara serentak.
- Kondisi 3 bersifat PISO, karena inputannya masuk secara serentak, sedangkan keluarannya keluar secara bergantiang (satu per satu).
- Kondisi 4 bersifat PIPO, karena inputan dan keluarannya masuk secara bersamaan (serentak).
5. Video Rangkaian [Kembali]
6. Analisa [Kembali]
1. Analisa pengaruh inputan clk pada output rangkaian!
pengaruh inputan CLK terhadap keluaran rangkaian shift register untuk menentukan jenisnya (SISO, SIPO, PISO, atau PIPO):
CLK (Clock Pulse) adalah jantung dari sebuah shift register. Fungsinya adalah untuk mengontrol kapan data akan digeser dari satu flip-flop ke flip-flop berikutnya. Setiap kali ada pulsa CLK, data akan bergeser satu posisi.
Pengaruh CLK terhadap masing-masing jenis shift register:
a. SISO (Serial In, Serial Out):
- Data masuk secara serial (bit demi bit) dan keluar juga secara serial.
- Setiap kali ada pulsa CLK, satu bit data akan masuk dan bit yang paling awal akan keluar.
- Pengaruh CLK: Mengontrol kecepatan pergeseran data. Semakin tinggi frekuensi CLK, semakin cepat data bergeser.
b. SIPO (Serial In, Parallel Out):
- Data masuk secara serial tetapi keluar secara paralel (semua bit sekaligus).
- Ketika CLK berpulsa, data akan terus bergeser hingga semua bit data masuk tersimpan dalam register.
- Pengaruh CLK: Mengontrol waktu yang dibutuhkan untuk mengisi semua bit data ke dalam register.
c. PISO (Parallel In, Serial Out):
- Data masuk secara paralel (semua bit sekaligus) tetapi keluar secara serial.
- Ketika CLK berpulsa pertama kali, semua bit data akan dimasukkan ke dalam register. Kemudian, pada pulsa CLK berikutnya, data akan keluar secara serial.
- Pengaruh CLK: Mengontrol kecepatan pengeluaran data secara serial.
d. PIPO (Parallel In, Parallel Out):
- Data masuk dan keluar secara paralel.
- Ketika CLK berpulsa, semua bit data akan langsung masuk dan keluar secara bersamaan.
- Pengaruh CLK: Mengontrol kapan data akan diperbarui secara bersamaan.
2. jelasakan prosen input dan output pada SISO,SIPO,PISO DAN PIPO!
- SISO (Serial In Serial Out) data yang dihasilkan akan masuk secara satu persatu (serial) dan keluar dengan satu persatu juga).
- SIPO (Serial In Pararel Out) data yang dihasilkan akan masuk secara satu persatu dan akan keluar secara bersamaan.
- PISO (Pararel In Serial Out) data yang dihasilkan akan masuk secara bersamaan dan akan keluar secara satu persatu.
- PIPO (Pararel In Pararel Out) data yang dihasilkan akan masuk secara bersamaan dan keluar secara bersamaan.
7. Link Download
[Kembali]
Datasheet Gerbang AND klik disini
Datasheet Gerbang NOT klik disini
Datasheet Switch klik disini
Tidak ada komentar:
Posting Komentar