LA M2 P2

LAPORAN AKHIR 2

Modul 2: Percobaan 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

 

2. Alat dan Bahan [Kembali] 

   A. Alat dan Bahan (Modul De Lorenzo)

        

        1. Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

      

    B. Alat dan Bahan (Proteus)

        1. IC 74LS112 (JK filp flop)

     

            2. Power DC

           3. Switch (SW-SPDT)

          4.  Logicprobe atau LED

3. Rangkaian simulasi [Kembali]

  

 

 

4. Prinsip Kerja rangkaian [Kembali]

    

Percobaan ini menggunakan IC 74LS112, yang merupakan salah satu jenis IC J-K flip-flop. IC ini dipilih karena T flip-flop sebenarnya adalah rangkaian yang dibangun menggunakan J-K flip-flop dengan kedua inputnya digabungkan menjadi satu. Pada rangkaian ini, input berasal dari B0 yang dihubungkan ke pin R, B1 ke pin S, dan B2 ke pin CLK, sedangkan outputnya diwakili oleh Q dan Q'. Pada T flip-flop, jika input T aktif dan dipengaruhi oleh sinyal CLK, maka output akan berubah. Namun, jika T tidak aktif meskipun ada sinyal CLK, output tetap tidak berubah.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

1. analisa input output masing- masing kondisi sesuai jurnal

KONDISI 1
Pada kondisi 1, nilai B0 adalah 0 dan B1 adalah 1, sementara B2 tidak diperhatikan (don't care). Pada situasi ini, yang paling berpengaruh adalah S dan R yang aktif rendah, artinya mereka aktif ketika bernilai logika 0. Dalam kondisi ini, R yang aktif, sehingga menghasilkan Q' = 1 dan Q = 0.

KONDISI 2
Pada kondisi 2, B0 bernilai 1 dan B1 bernilai 0, dengan B2 tidak diperhitungkan. S dan R yang aktif rendah tetap menjadi faktor utama, di mana kali ini S yang aktif, sehingga Q = 1 dan Q' = 0.

KONDISI 3
Untuk kondisi 3, B0 bernilai 0 dan B1 juga bernilai 0, sedangkan B2 tidak dihiraukan. S dan R yang aktif rendah keduanya aktif dalam kondisi ini, yang menyebabkan Q dan Q' sama-sama berlogika 1. Ini adalah kondisi terlarang karena Q dan Q' yang seharusnya saling berlawanan justru memiliki logika yang sama.

KONDISI 4
Pada kondisi 4, B0 = 1, B1 = 1, dan B2 terhubung ke sinyal CLK. Di sini, S dan R yang aktif rendah tidak berfungsi, sehingga output dipengaruhi oleh input T. Karena input T terhubung ke sinyal CLK, output mengalami perubahan terus-menerus, yang dikenal dengan kondisi toggle.

2. analisa kedudukan pin R dan S terhadap kinerja flip-flop

 kedudukan pin R (Reset) dan S (Set) terhadap kinerja flip-flop sangat penting, karena kedua pin ini secara langsung mengontrol kondisi output Q dan Q'. S (Set) adalah pin yang berfungsi untuk mengatur output flip-flop menjadi Q = 1 dan Q' = 0. Ketika S aktif (logika 0 pada flip-flop active-low), flip-flop akan memasuki keadaan "set", di mana output utama Q akan berlogika 1, terlepas dari input lainnya. Jika S aktif dalam jangka waktu tertentu, flip-flop akan terus berada dalam kondisi ini hingga ada perubahan pada input lainnya, seperti pada sinyal clock atau pin R. R (Reset) bertugas untuk mengatur output flip-flop menjadi Q = 0 dan Q' = 1. Ketika R aktif (logika 0 pada flip-flop active-low), flip-flop akan "reset", memaksa output Q ke logika 0, terlepas dari input lain.R biasanya digunakan untuk menginisialisasi atau mengembalikan sistem ke kondisi awal (resetting) agar flip-flop memulai dari keadaan tertentu.

R dan S yang dikendalikan dengan benar memastikan flip-flop dapat beralih dengan lancar antara mode "set" dan "reset", menjaga kestabilan output dan menghindari kondisi tidak valid. Jika salah satu atau keduanya diaktifkan secara tidak tepat, seperti dalam kondisi terlarang, flip-flop bisa menjadi tidak stabil, menyebabkan kesalahan dalam sistem digital yang menggunakan flip-flop tersebut.

7. Link Download [Kembali]

 

•  HTML klik disini
•  Video percobaan klik disini
• Datasheet IC 74LS112 klik disini
• Datasheet Switch klik disini