LA M2 P1

LAPORAN AKHIR 1

Modul 2: Percobaan 1



1. Jurnal [Kembali]

 

2. Alat dan Bahan [Kembali]
   A. Alat dan Bahan (Modul De Lorenzo)
        
        1. Jumper


            2. Panel DL 2203D 
            3. Panel DL 2203C 
            4. Panel DL 2203S
 
      
    B. Alat dan Bahan (Proteus)

        1. IC 74LS112 (JK filp flop)




        2. IC 7474 (D Flip Flop)



           3. Power DC


           4. Switch (SW-SPDT)

          5.  Logicprobe atau LED
   
3. Rangkaian simulasi [Kembali]
  
 


 
4. Prinsip Kerja rangkaian [Kembali]
     Pada percobaan pertama ini, kami menggunakan IC 74LS112 (J-K Flip-Flop) dan IC 7474 (D Flip-Flop). Input yang digunakan dihubungkan ke B0, B1, B2, B3, B4, B5, dan B6, sementara output Q dan Q' dihubungkan ke H3, H4, H6, dan H7. Pada rangkaian J-K flip-flop, kaki R dihubungkan ke B0, kaki S ke B1, kaki J ke B2, kaki CLK ke B3, kaki K ke B4, kaki Q ke H7, dan kaki Q' ke H6. Sedangkan pada rangkaian D flip-flop, kaki D dihubungkan ke B5, kaki CLK ke B6, kaki Q ke H4, dan kaki Q' ke H3.

Dalam percobaan ini, variasi kondisi input dan output dilakukan, di mana yang paling berpengaruh adalah S dan R yang aktif saat berlogika rendah (active low). Jika S aktif, maka Q berlogika 1, begitu pula jika R aktif, maka Q' berlogika 1. Namun, jika S dan R tidak aktif, output akan dipengaruhi oleh kaki J, K, dan CLK pada J-K flip-flop, serta kaki D dan CLK pada D flip-flop.


5. Video Rangkaian [Kembali]



6. Analisa 

[Kembali]
analisa input dan output pada masing masing kondisi, buatkan prosesnya dalam rangkaian dalam masing- masing flip-flop

KONDISI 1

Dalam kondisi 1, nilai B0 adalah 0, B1 adalah 1, sedangkan B2 hingga B6 tidak diperhatikan (don't care). Pada situasi ini, yang paling berpengaruh adalah S dan R yang bersifat aktif rendah (active low). Di sini, R aktif, sehingga menghasilkan Q' = 1 dan Q = 0.

KONDISI 2
Pada kondisi 2, B0 bernilai 1 dan B1 bernilai 0, sementara B2 hingga B6 tidak diperhitungkan. Yang paling dominan tetap S dan R yang bersifat aktif rendah, dengan S aktif dalam situasi ini, sehingga Q = 1 dan Q' = 0.

KONDISI 3
Untuk kondisi 3, nilai B0 adalah 0 dan B1 juga 0, sementara B2 hingga B6 diabaikan. S dan R yang aktif rendah tetap menjadi faktor utama, dan dalam kondisi ini, keduanya aktif, menghasilkan Q dan Q' sama-sama berlogika 1. Ini adalah kondisi terlarang karena Q dan Q' yang seharusnya saling berlawanan justru memiliki logika yang sama.

KONDISI 4
Pada kondisi 4, nilai B0 adalah 1, B1 = 1, B2 = 0, B3 = CLK, B4 = 0, B5 = 0, dan B6 = 1. Pada situasi ini, S dan R tidak aktif, sehingga outputnya ditentukan oleh J, K, dan CLK. Pada J-K flip-flop, outputnya adalah Q = 0 dan Q' = 1, dan tidak ada kondisi terlarang karena J-K flip-flop tidak memiliki situasi tersebut. Sedangkan pada D flip-flop, output dipengaruhi oleh D dan CLK, menghasilkan Q = 0 dan Q' = 1.

KONDISI 5
Dalam kondisi 5, B0 = 1, B1 = 1, B2 = 0, B3 = CLK, B4 = 1, B5 = 1, dan B6 = 0. S dan R tidak berfungsi di sini, sehingga output dipengaruhi oleh J, K, dan CLK. Pada J-K flip-flop, outputnya adalah Q = 0 dan Q' = 1, sedangkan pada D flip-flop, CLK tidak aktif, sehingga output tetap Q = 0 dan Q' = 1.

KONDISI 6
Untuk kondisi 6, B0 = 1, B1 = 1, B2 = 1, B3 = CLK, B4 = 0, B5 tidak diperhatikan, dan B6 = 0. Pada rangkaian J-K flip-flop, S, R, dan K tidak aktif, sedangkan J aktif, sehingga outputnya adalah Q = 1 dan Q' = 0. Pada D flip-flop, karena CLK tidak aktif, output tidak berubah.

KONDISI 7
Dalam kondisi 7, nilai B0 = 1, B1 = 1, B2 = 1, B3 = CLK, dan B4 = 1, sedangkan B5 dan B6 tidak diperhitungkan. S dan R tidak aktif, tetapi J dan K menghasilkan output Q = 0 dan Q' = 1. Pada D flip-flop, outputnya berubah-ubah, yang dikenal sebagai kondisi toggle.

7. Link Download [Kembali]
 

 
 
 
 
 
 
 
 
 
 
 
 

 

Tidak ada komentar:

Posting Komentar

  BAHAN PRESENTASI UNTUK MATA KULIAH  SISTEM DIGITAL 2024 OLEH: Afifah Febry Nabilla 2210952001 Dosen Pengampu: Darwison, M.T Referensi:  a....